Intel 18A-P 制程迈入风险试产：性能提升 9%，功耗降低 18%
芯片制造领域又有重磅消息传来。Intel 18A-P 制程目前已经正式进入风险试产阶段。作为 Intel 18A 系列中首个性能增强版本，它的到来标志着英特尔在先进制程道路上迈出了坚实的一步。在刚刚结束的 2026 年 VLSI 国际研讨会上，英特尔代工部门不仅展示了最新的技术路线图，还明确了未来技术创新的轨迹。这一进展完全符合去年向客户和合作伙伴公布的时间表，释放出一个非常明确的信号：英特尔对于前沿制程创新的长期承诺是坚定不移的。
核心性能与能效的巨大飞跃
简单来说，Intel 18A-P 并非简单的修修补补，而是晶体管、互连和设计技术协同优化的结果。在 VLSI 研讨会上，英特尔工程师用一组亮眼的数字揭示了它的实力。
与标准的 Intel 18A 相比，新制程在相同功耗下，性能可提升 9%；而在保持相同性能的前提下，功耗可降低 18%。更值得注意的是，它在热特性上也有增强，这意味着芯片在运行时更加稳定，给设计人员留下了更灵活的操作空间。
底层技术革新：三大关键突破
为了达成上述指标，英特尔在底层技术上进行了多项创新。以下是本次技术更新的核心亮点：
• 新增 Power Boost 能效增强技术。这是一种全新的双接触、低电阻晶体管方案，它能在不增加电容负担的情况下提升驱动电流，从而实现更高的运行频率。
• 热管理显著优化。通过材料和设计的创新，芯片的热阻降低了 20%-40%，这对提升芯片寿命和性能释放至关重要。
• 连接效率提升。利用几何和材料的双重优化，芯片各层之间的垂直连接（过孔电阻）降低了10%-30%，让信号传输更顺畅。
• 晶体管选项更丰富。除了通过应变工程提升 PMOS 迁移率外，还在 ULVT 和 LVT 之间新增了第五组 Vt 选项，让设计人员能更好地平衡速度与功耗。
设计兼容性：无缝复用现有 IP
对于芯片设计公司而言，兼容性往往是最大的痛点。好消息是，Intel 18A-P 与 Intel 18A 的设计规则完全兼容。这意味着，设计人员可以便捷地复用现有的 IP 和设计流程，无需推倒重来，大大降低了开发成本和时间。
在物理规格上，Intel 18A-P 与 Intel 18A 保持一致，提供 180nm 和 160nm 两种单元高度，接触栅极间距（Contacted Poly Pitch）维持在 50nm。这种标准化有助于生态系统的快速构建。
未来展望：GAA 与背面供电技术
英特尔代工执行副总裁兼总经理 Naga Chandrasekaran 在研讨会上表示：“这是一段持续推进的旅程，前方仍有更多工作要做。我们很高兴有机会分享我们在 Intel 18A-P 以及更长期研发方面取得的进展。”
除了 18A-P 的进展，英特尔还在 VLSI 研讨会上展示了关于 GAA（环绕栅极）晶体管和背面供电技术的最新研究成果。这些都预示着未来制程将具备更强的扩展能力。随着风险试产的启动，我们期待看到更多客户基于 18A-P 推出的实际产品，共同见证半导体工艺的又一次飞跃。
英特尔代工最近在制程工艺上可是下了大力气，借助 18A 制程节点，全环绕栅极（GAA）晶体管和背面供电（BSPD）技术已经正式推向市场了。这意味着面向未来的逻辑芯片设计，英特尔工程师们在 VLSI 大会上已经把这些技术如何影响性能、能效和微缩的路子给铺好了。
英特尔代工副总裁兼英特尔院士 Eric Karl 直接摆出了实打实的数据，来量化背面供电和 GAA 晶体管到底强在哪。跟那些同类正面互连技术比，这两项新技术组合拳打下来，布线面积能减少 11%，而且动态压降幅度缩小了整整 10 倍。这带来的直接好处就是，要么频率能提升高达 6%，要么动态功耗直接降低 15% 以上。
光说不练假把式，英特尔代工硅片与平台工程团队的 Manju Shamanna 更是拿出了实体的 CPU 核心硅片测试结果。研究结果非常亮眼，在较低电压下（约 0.5V）就能实现约 30% 的频率提升，同时大幅减少了 IR 压降，让芯片运行起来效率更高，功耗更稳。
除了当下的成果，面向未来的技术创新，英特尔代工在 VLSI 研讨会上的布局同样值得注意，主要聚焦在几个决定未来芯片微缩的关键领域：
互补场效应晶体管（CFET）：英特尔这次展示了单片式 CFET 反相器，NMOS 和 PMOS 器件是垂直堆叠的，栅极间距做到了 45nm。通过这种垂直器件架构，英特尔为在 GAA 晶体管之后继续推进逻辑微缩，开辟了新的路径。
面向电源管理的氮化镓 + 硅集成：他们展示了在 300mm 晶圆上的单片集成技术，把氮化镓功率器件和硅基逻辑（包括一个约 1,000 个逻辑门的数字控制模块）做在了一起。这意味着高效、大规模的数字控制能够与高性能功率器件在同一工艺下协同工作，能显著降低系统复杂性。
减成法钌互连技术：英特尔展示了采用空气间隙集成的减成法钌互连，与传统的铜互连相比，电容降低了高达约 35%，频率提升显著。这为随着互连尺寸持续缩小而改善电阻电容指标，提供了一条非常可行的路径。
